사진=삼성전자

[여성소비자신문 한고은 기자] 삼성전자와 SK하이닉스가 D램을 적층하는 차세대 3차원(3D) D램 개발에 착수하고 있다. 3D D램은 반도체 미세화 과제를 해결하기 위한 대안으로 꼽힌다.

반도체는 더 작게, 더 많이 생산해 효율성을 높이는 미세화 과제 해결이 필수적이다. 이에 삼성전자와 SK하이닉스는 D램 및 낸드플래시의 미세화 문제 해결을 위한 3차원 D램 구현 기술의 필요성을 인식, 기술 개발에 나서고 있다.

3D D램은 평면(2D)에서 셀을 만드는 기존 방식과 달리 D램을 눕혀서 층을 쌓는 차세대 기술이다. 회로 선폭을 줄여 집적도를 늘리는 현존 방식의 기술 한계가 점차 부각되면서 주목받고 있다. 반도체 회로 폭 축소가 한계에 다다르면서 혁신적인 대안으로 꼽힌다.

이종명 삼성전자 부사장은 8일 서울 삼성동 코엑스에서 열린 ‘IEEE EDTM’에 참석해 ‘미래 반도체 공정기술 혁신’을 주제로 발표하면서 3차원 D램 적층을 통한 기술 한계 돌파를 언급했다.

그는 “잭 킬바이가 1958년 최초의 집적회로(IC)를 만든 이후 D램과 낸드플래시는 좁은 설계대로 개발됐고 10나노급 반도체 생산에 이르렀다”며 “2차원 평면에서 미세화할 수 있는 방법은 이제 기술적 한계에 직면했으며 낸드플래시와 로직 반도체는 3차원 적층이 도입됐다”고 말했다.

이 부사장에 따르면 메모리반도체뿐 아니라 시스템반도체 역시 미세공정이 적용되고 있다. 삼성전자의 게이트 올 어라운드(GAA) 기반 3나노 공정 역시 그렇다.

이 부사장은 “미래의 반도체 공정 기술은 복잡한 구조, 더 작은 크기, 더 낮은 전력 및 더 낮은 비용과 같은 문제로 극복해야 할 요소가 많다”며 “신개념 수직구조, 원자선택성증착, 극저온 식각 등이 관건”이라고 설명했다.

차선용 SK하이닉스 미래기술연구원 담당(부사장)도 같은날 ‘IEEE EDTM’에 참석해 차세대 메모리의 필요성을 설명했다.

차 부사장은 ‘인공지능(AI) 컴퓨팅 시대 메모리 혁신의 여정’을 주제로 기조 강연을 진행했다. 그는 “AI 기술이 발전하는 데다 처리해야 하는 데이터양이 폭발적으로 늘면서 메모리 기술 혁신의 필요성도 커졌다”고 언급했다.

그는 “아직 초기 단계로 1년 후에는 이것의 전기적 특성 등을 확인할 수 있을 것 같고, 그 시점에서 상용화가 가능한지 알 수 있다”고 설명했다.

차 부사장은 “3D D램을 개발하는 데 있어 어디에 포커스를 두는지 업체마다 차이는 있다. SK하이닉스는 2D D램을 미세화(스케일링 다운)하는 것과 3D로 전환하는 것 두 가지 방식을 동시에 살펴보고 있다”고 전했다.

IEEE EDTM은 전기·전자·전산 분야의 국제기구이자 학회인 IEEE EDS(Electron Device Society)가 설립한 학술대회다. 이번 행사는 SK하이닉스와 나노기술연구협의회가 주관했다.

한고은 기자  h9@wsobi.com

<저작권자 © 여성소비자신문, 무단 전재 및 재배포 금지>